Reduce line noise

ARMeilleure/Decoders/Decoder.cs

@@ -366,4 +366,4 @@ namespace ARMeilleure.Decoders
             }
         }
     }
-}
+}

ARMeilleure/Decoders/IOpCode32Alu.cs

@@ -7,4 +7,4 @@ namespace ARMeilleure.Decoders
 
         bool? SetFlags { get; }
     }
-}
+}

ARMeilleure/Decoders/IOpCode32AluImm.cs

@@ -6,4 +6,4 @@
 
         bool IsRotated { get; }
     }
-}
+}

ARMeilleure/Decoders/IOpCode32Mem.cs

@@ -12,4 +12,4 @@ namespace ARMeilleure.Decoders
 
         int Immediate { get; }
     }
-}
+}

ARMeilleure/Decoders/OpCode.cs

@@ -46,4 +46,4 @@ namespace ARMeilleure.Decoders
             return RegisterSize == RegisterSize.Int32 ? OperandType.I32 : OperandType.I64;
         }
     }
-}
+}

ARMeilleure/Decoders/OpCode32.cs

@@ -20,4 +20,4 @@ namespace ARMeilleure.Decoders
             return (uint)Address + (uint)OpCodeSizeInBytes * 2;
         }
     }
-}
+}

ARMeilleure/Decoders/OpCode32Alu.cs

@@ -17,4 +17,4 @@ namespace ARMeilleure.Decoders
             SetFlags = ((opCode >> 20) & 1) != 0;
         }
     }
-}
+}

ARMeilleure/Decoders/OpCode32AluImm.cs

@@ -20,4 +20,4 @@ namespace ARMeilleure.Decoders
             IsRotated = shift != 0;
         }
     }
-}
+}

ARMeilleure/Decoders/OpCode32AluRsImm.cs

@@ -17,4 +17,4 @@ namespace ARMeilleure.Decoders
             ShiftType = (ShiftType)((opCode >> 5) & 3);
         }
     }
-}
+}

ARMeilleure/Decoders/OpCode32BImm.cs

@@ -26,4 +26,4 @@ namespace ARMeilleure.Decoders
             }
         }
     }
-}
+}

ARMeilleure/Decoders/OpCode32BReg.cs

@@ -11,4 +11,4 @@ namespace ARMeilleure.Decoders
             Rm = opCode & 0xf;
         }
     }
-}
+}

ARMeilleure/Decoders/OpCode32Mem.cs

@@ -36,4 +36,4 @@ namespace ARMeilleure.Decoders
             IsLoad = isLoad || inst.Name == InstName.Ldrd;
         }
     }
-}
+}

ARMeilleure/Decoders/OpCode32MemImm.cs

@@ -9,4 +9,4 @@ namespace ARMeilleure.Decoders
             Immediate = opCode & 0xfff;
         }
     }
-}
+}

ARMeilleure/Decoders/OpCode32MemImm8.cs

@@ -12,4 +12,4 @@ namespace ARMeilleure.Decoders
             Immediate = imm4L | (imm4H << 4);
         }
     }
-}
+}

ARMeilleure/Decoders/OpCode32MemMult.cs

@@ -54,4 +54,4 @@ namespace ARMeilleure.Decoders
             IsLoad = isLoad;
         }
     }
-}
+}

ARMeilleure/Decoders/OpCode32Sat.cs

@@ -21,4 +21,4 @@ namespace ARMeilleure.Decoders
             ShiftType = (ShiftType)((opCode >> 5) & 2);
         }
     }
-}
+}

ARMeilleure/Decoders/OpCode32Sat16.cs

@@ -15,4 +15,4 @@ namespace ARMeilleure.Decoders
             SatImm = (opCode >> 16) & 0xf;
         }
     }
-}
+}

ARMeilleure/Decoders/OpCodeAdr.cs

@@ -16,4 +16,4 @@ namespace ARMeilleure.Decoders
             Immediate |= ((long)opCode >> 29) & 3;
         }
     }
-}
+}

ARMeilleure/Decoders/OpCodeAlu.cs

@@ -20,4 +20,4 @@ namespace ARMeilleure.Decoders
                 : RegisterSize.Int32;
         }
     }
-}
+}

ARMeilleure/Decoders/OpCodeAluBinary.cs

@@ -11,4 +11,4 @@ namespace ARMeilleure.Decoders
             Rm = (opCode >> 16) & 0x1f;
         }
     }
-}
+}

ARMeilleure/Decoders/OpCodeAluImm.cs

@@ -37,4 +37,4 @@ namespace ARMeilleure.Decoders
             }
         }
     }
-}
+}

ARMeilleure/Decoders/OpCodeAluRs.cs

@@ -26,4 +26,4 @@ namespace ARMeilleure.Decoders
             ShiftType = (ShiftType)((opCode >> 22) & 0x3);
         }
     }
-}
+}

ARMeilleure/Decoders/OpCodeAluRx.cs

@@ -16,4 +16,4 @@ namespace ARMeilleure.Decoders
             Rm      =           (opCode >> 16) & 0x1f;
         }
     }
-}
+}

ARMeilleure/Decoders/OpCodeBImm.cs

@@ -8,4 +8,4 @@ namespace ARMeilleure.Decoders
 
         public OpCodeBImm(InstDescriptor inst, ulong address, int opCode) : base(inst, address, opCode) { }
     }
-}
+}

ARMeilleure/Decoders/OpCodeBImmAl.cs

@@ -9,4 +9,4 @@ namespace ARMeilleure.Decoders
             Immediate = (long)address + DecoderHelper.DecodeImm26_2(opCode);
         }
     }
-}
+}

ARMeilleure/Decoders/OpCodeBImmCmp.cs

@@ -17,4 +17,4 @@ namespace ARMeilleure.Decoders
                 : RegisterSize.Int32;
         }
     }
-}
+}

ARMeilleure/Decoders/OpCodeBImmCond.cs

@@ -22,4 +22,4 @@ namespace ARMeilleure.Decoders
             Immediate = (long)address + DecoderHelper.DecodeImmS19_2(opCode);
         }
     }
-}
+}

ARMeilleure/Decoders/OpCodeBImmTest.cs

@@ -17,4 +17,4 @@ namespace ARMeilleure.Decoders
             Bit |= (opCode >> 26) & 0x20;
         }
     }
-}
+}

ARMeilleure/Decoders/OpCodeBReg.cs

@@ -21,4 +21,4 @@ namespace ARMeilleure.Decoders
             Rn = (opCode >> 5) & 0x1f;
         }
     }
-}
+}

ARMeilleure/Decoders/OpCodeBfm.cs

@@ -26,4 +26,4 @@ namespace ARMeilleure.Decoders
             Shift = bm.Shift;
         }
     }
-}
+}

ARMeilleure/Decoders/OpCodeCcmp.cs

@@ -29,4 +29,4 @@ namespace ARMeilleure.Decoders
             Rd = RegisterAlias.Zr;
         }
     }
-}
+}

ARMeilleure/Decoders/OpCodeCcmpImm.cs

@@ -8,4 +8,4 @@ namespace ARMeilleure.Decoders
 
         public OpCodeCcmpImm(InstDescriptor inst, ulong address, int opCode) : base(inst, address, opCode) { }
     }
-}
+}

ARMeilleure/Decoders/OpCodeCcmpReg.cs

@@ -12,4 +12,4 @@ namespace ARMeilleure.Decoders
 
         public OpCodeCcmpReg(InstDescriptor inst, ulong address, int opCode) : base(inst, address, opCode) { }
     }
-}
+}

ARMeilleure/Decoders/OpCodeCsel.cs

@@ -14,4 +14,4 @@ namespace ARMeilleure.Decoders
             Cond = (Condition)((opCode >> 12) & 0xf);
         }
     }
-}
+}

ARMeilleure/Decoders/OpCodeException.cs

@@ -11,4 +11,4 @@ namespace ARMeilleure.Decoders
             Id = (opCode >> 5) & 0xffff;
         }
     }
-}
+}

ARMeilleure/Decoders/OpCodeMem.cs

@@ -16,4 +16,4 @@ namespace ARMeilleure.Decoders
             Size = (opCode >> 30) & 0x3;
         }
     }
-}
+}

ARMeilleure/Decoders/OpCodeMemEx.cs

@@ -13,4 +13,4 @@ namespace ARMeilleure.Decoders
             Rs  = (opCode >> 16) & 0x1f;
         }
     }
-}
+}

ARMeilleure/Decoders/OpCodeMemImm.cs

@@ -50,4 +50,4 @@ namespace ARMeilleure.Decoders
             }
         }
     }
-}
+}

ARMeilleure/Decoders/OpCodeMemLit.cs

@@ -25,4 +25,4 @@ namespace ARMeilleure.Decoders
             }
         }
     }
-}
+}

ARMeilleure/Decoders/OpCodeMemPair.cs

@@ -22,4 +22,4 @@ namespace ARMeilleure.Decoders
             Immediate = ((long)(opCode >> 15) << 57) >> (57 - Size);
         }
     }
-}
+}

ARMeilleure/Decoders/OpCodeMemReg.cs

@@ -17,4 +17,4 @@ namespace ARMeilleure.Decoders
             Extend64 =          ((opCode >> 22) & 0x3) == 2;
         }
     }
-}
+}

ARMeilleure/Decoders/OpCodeMov.cs

@@ -35,4 +35,4 @@ namespace ARMeilleure.Decoders
                 : RegisterSize.Int32;
         }
     }
-}
+}

ARMeilleure/Decoders/OpCodeMul.cs

@@ -13,4 +13,4 @@ namespace ARMeilleure.Decoders
             Rm = (opCode >> 16) & 0x1f;
         }
     }
-}
+}

ARMeilleure/Decoders/OpCodeSimd.cs

@@ -21,4 +21,4 @@ namespace ARMeilleure.Decoders
                 : RegisterSize.Simd64;
         }
     }
-}
+}

ARMeilleure/Decoders/OpCodeSimdCvt.cs

@@ -18,4 +18,4 @@ namespace ARMeilleure.Decoders
                 : RegisterSize.Int32;
         }
     }
-}
+}

ARMeilleure/Decoders/OpCodeSimdExt.cs

@@ -11,4 +11,4 @@ namespace ARMeilleure.Decoders
             Imm4 = (opCode >> 11) & 0xf;
         }
     }
-}
+}

ARMeilleure/Decoders/OpCodeSimdFmov.cs

@@ -29,4 +29,4 @@ namespace ARMeilleure.Decoders
             }
         }
     }
-}
+}

ARMeilleure/Decoders/OpCodeSimdImm.cs

@@ -104,4 +104,4 @@ namespace ARMeilleure.Decoders
             }
         }
     }
-}
+}

ARMeilleure/Decoders/OpCodeSimdIns.cs

@@ -33,4 +33,4 @@ namespace ARMeilleure.Decoders
             DstIndex = imm5 >> (Size + 1);
         }
     }
-}
+}

ARMeilleure/Decoders/OpCodeSimdMemImm.cs

@@ -25,4 +25,4 @@ namespace ARMeilleure.Decoders
             Extend64 = false;
         }
     }
-}
+}

ARMeilleure/Decoders/OpCodeSimdMemLit.cs

@@ -28,4 +28,4 @@ namespace ARMeilleure.Decoders
             Size = opc + 2;
         }
     }
-}
+}

ARMeilleure/Decoders/OpCodeSimdMemMs.cs

@@ -45,4 +45,4 @@ namespace ARMeilleure.Decoders
             Elems = (GetBitsCount() >> 3) >> Size;
         }
     }
-}
+}

ARMeilleure/Decoders/OpCodeSimdMemPair.cs

@@ -13,4 +13,4 @@ namespace ARMeilleure.Decoders
             DecodeImm(opCode);
         }
     }
-}
+}

ARMeilleure/Decoders/OpCodeSimdMemReg.cs

@@ -18,4 +18,4 @@ namespace ARMeilleure.Decoders
             Extend64 = false;
         }
     }
-}
+}

ARMeilleure/Decoders/OpCodeSimdMemSs.cs

@@ -94,4 +94,4 @@ namespace ARMeilleure.Decoders
                 : RegisterSize.Simd64;
         }
     }
-}
+}

ARMeilleure/Decoders/OpCodeSimdReg.cs

@@ -15,4 +15,4 @@ namespace ARMeilleure.Decoders
             Rm   =  (opCode >> 16) & 0x1f;
         }
     }
-}
+}

ARMeilleure/Decoders/OpCodeSimdRegElem.cs

@@ -28,4 +28,4 @@ namespace ARMeilleure.Decoders
             }
         }
     }
-}
+}

ARMeilleure/Decoders/OpCodeSimdTbl.cs

@@ -9,4 +9,4 @@ namespace ARMeilleure.Decoders
             Size = ((opCode >> 13) & 3) + 1;
         }
     }
-}
+}

ARMeilleure/Decoders/OpCodeSystem.cs

@@ -21,4 +21,4 @@ namespace ARMeilleure.Decoders
             Op0 = ((opCode >> 19) & 0x1) | 2;
         }
     }
-}
+}

ARMeilleure/Decoders/OpCodeT16.cs

@@ -11,4 +11,4 @@ namespace ARMeilleure.Decoders
             OpCodeSizeInBytes = 2;
         }
     }
-}
+}